Chapter 5-1) BJT Biasing

※시작에 앞서, 학업을 위해 정리해 놓은 내용들이므로 틀린 부분이 있을 수 있다.

---

1. Biasing of BJT

2. Bad Biasing example

3. Biasing with Base, Resistive Divider

4. Biasing with Emitter Degeneration

5. Self-Biasing Technique

---

1. Biasing of BJT

우리는 Transistor에 Bias point를 잡아줌으로써 small signal에서의 변수들의 값을 잡아줄 수 있고, 이로 인해 우리는 트랜지스터가 active region에서 작동할 수 있게 만들어줄 수 있다.

 

다음 그래프를 보자.

 

Bias point에서 그래프를 따라 위, 아래로 point가 요동치는 상태를 Bias 돼었다고 한다. (g_m은 주어진 상태이다.)

 

 

 

2. Bad Biasing example

우리는 다음 두 가지를 통해 bias를 적절하게 시키지 못한 회로의 예시를 보고자 한다.

첫 번째 예시를 보자.

 

 

D모양은 microphone으로 20mV의 신호를 주고 있다. 그리고 I_s(saturation current) = 6 x 10^-16이라고 하자.

 

다음 풀이과정을 따라가보자.

 

 

다음과 같이 I_c의 변화량을 계산한 뒤, Vout을 구해보자.

 

 

V_out을 볼 수 있듯이 해당 Transistor circuit은 거의 0에 가까운 전압을 내보냄을 알 수 있다.

 

이제 두 번째 예시를 보자.

 

 

V_CC가 short로 V_BE에 연결돼있다. 즉, V_BE에 2.5VDC가 들어가고 있다. 즉, 상수 voltage가 들어가고 있기 때문에 V_out은 0이 되어 어떠한 증폭도 이루어지지 않는다.  따라서 해당 회로도 올바른 바이어스 회로가 되지 못한다.

 

 

3. Biasing with Base, Resistive Divider

이제는 Bias를 해줄 수 있는 여러 회로에 대해서 알아볼 예정이다.

우선 Base에 resistor를 달아줌으로써 Bias를 해주는 회로에 대해서 알아보자.

 

다음 회로를 보자.

 

 

Base 단자에 R_B 저항을 넣어주었다.

이 회로를 해석해보자.

 

 

이 식을 통해 우리는 I_C는 베타(beta)의 값에 따라 민감해진다. 소자를 만드는 곳마다 beta 값이 상이 하지만 교수님께서 beta의 값은 비교적 높은 편이라 위와 같이 회로를 구성하게 되면 I_C가 굉장히 민감해진다고 하셨다. 따라서 해당 회로는 민감도가 굉장히 높다.

 

 

따라서 우리는 조금 더 나은 Base Bias 회로를 만들어주기 위해 다음과 같은 회로를 구성하게 된다.

 

 

다음과 같이 R_2를 놓아줌으로써 V_BE에 인가되는 전압을 voltage divider를 통해서 인가해줄 수 있게 됐다.

이 회로를 해석해보자.

 

 

처음 Base에 하나의 resistor만 놓아줬을 때와는 다르게 beta라는 변수가 없어졌음을 알 수 있다. 즉, 이 회로가 Base resistor 회로보다 훨씬 덜 민감함을 계산식을 통해서 알 수 있다.

 

 

 

4. Biasing with Emitter Degeneration

Emitter Degeneration을 통해서 bias를 하는 것은 위 Base voltage divider 회로에서 Emitter 단자에 저항 R_E를 새로 달아주었을 경우에 발생한다. 

 

우선 회로는 다음과 같이 구성된다.

 

 

이 회로를 해석해보자.

 

 

이와 같은 식이 말해주는 바는 다음과 같다.

R_E가 I / V 특성에서 그래프를 exponenetial이 아닌 선형성을 가짐으로써, V_BE에 가는 민감성을 줄여준다.(식에서도 확인이 가능하다)

따라서 이 과정을 Emitter degeneration이라고 하고, 목차 3의 회로보다 보다 stable한 회로가 된다.

 

 

 

5. Self-Biasing Technique

우선 Self-Bias 회로는 다음과 같이 구성된다.

 

 

위 회로를 해석해보자.

 

우리는 이를 통해서,

I_C 콜렉터의 전류가 증가할 경우에는, I_B가 감소함을 알 수 있다. 왜냐하면 그만큼 R_C에서의 voltage drop(전압 강하)이 일어나기 때문이다.  그리고 이런 조건은 Emitter와 Base 사이는 Foward bias가 걸리고, Base와 Collector 사이에서는 Reverse Bias가 걸리게 하는데, 이는 BJT가 계속 활동영역에 머무르게 해주는 조건이 된다. 

그래서 우리는 self biasing으로 I_C (collector current)의 변동성을 억제할 수 있게 된다.

 

 

다음 포스팅에서는 공통 emitter, 공통 base 회로에 대해서 정리하는 글을 포스팅 할 예정이다.